|
|
| 開催日時 |
支援母体 |
題目・講師 |
会場 |
参照 |
２００７年
１２月６日（木）
13:30〜17:45 |
・JASVA ＩＰ設計
委員会
・高周波アナログ
半導体ビジネス
(HAB)研究会 |
高周波アナログ半導体セミナー
「高周波・高速Ｓｉｐ技術の動向と将来展望」 |
新横浜／
横浜ラポール |
詳細 |
２００８年
２月１３日（水）
18:00〜20:30 |
JASVA
IP・設計委員会 |
ＩＰ・設計セミナー
「半導体新材料、ＳｏＣ設計技術の分野における
起業事例」 |
川崎／
かながわサイ
エンスパーク
（ＫＳＰ） |
詳細 |
締め切り：
２００８年
7月31日（木） |
JASVA
IP・設計委員会 |
「ベンチャー企業向けＳｏＣ開発〜事業化環境への要望」
に関するアンケート調査 |
ー |
詳細 |
２００８年
８月５日（火）13:30〜16:55 |
JASVA
IP・設計委員会 |
第１回 半導体先端技術・市場動向セミナー
「ベンチャー企業支援のためのＳｏＣ設計・開発環境整備」 |
川崎／
かながわサイ
エンスパーク
（ＫＳＰ） |
詳細 |
2008年
8月29日（金）13:10〜17:00 |
JASVA
IP・設計委員会 |
「ベンチャー企業支援のためのＳｏＣ設計・開発環境整備」
研究会 |
横浜／
神奈川中小企業センタービル |
詳細 |
|
| |
| |
| 2008.8.29
神奈川県委託事業 |
「ベンチャー企業支援のためのＳｏＣ設計・開発環境整備」
研究会のご案内
平成２０年８月２９日（金）午後 横浜／神奈川中小企業センタービルにて開催 
|
神奈川県の「産業競争力強化戦略推進事業（エレクトロニクス有望技術実用化促進）」の一環として、８月５日
に開催いたします「ベンチャー企業支援のためのＳｏＣ設計・開発環境整備」において４人の講師の方に、
ベンチャー企業の果たすべき役割、設計手法・技術の課題、事業化にあたって課題、支援の事例について
ご講演いただきますが、本研究会は、この課題提起と、別途実施中のアンケート調査結果に基づき、具体施策
について様々な提案をいただき、議論を深めていく為のものです。
□主催： 神奈川県
□企画・運営： （社）日本半導体ベンチャー協会（JASVA）、コーディネイト：IP・設計委員長・川手
|
| |
_/_/_//_/_「ベンチャー企業支援のためのＳｏＣ設計・開発環境整備」研究会/_/_/_/_/
 日 時 平成２０年８月２９日（金） １３：１０〜１７：００
場 所 神奈川中小企業センタービル １３階 第１会議室
〒231-0015 横浜市中区尾上町5-80
◎アクセス：
・ＪＲ関内駅 徒歩５分
・市営地下鉄関内駅（7番出口） 徒歩２分
・みなとみらい線馬車道駅（5番出口） 徒歩10分
※案内図→ http://www.ksc.or.jp/kaigi-yoyaku/index.php4?mode=map をご参照下さい。
プログラム
|
| ■テーマ■ 「ベンチャー企業支援のためのSoC設計・開発環境整備」 |
13:10-13:20
|
開会の辞 |
| 13:20-14:10 |
基調講演：「ニッポン半導体に新たな潮流〜ファブレスの時代が来る!!〜」
株式会社産業タイムズ社（半導体産業新聞）専務取締役編集局長 泉谷渉氏 |
| 14:10-14:45 |
「福岡における、半導体ベンチャーの設計試作支援について」
（財）福岡県産業・科学技術振興財団 システムＬＳＩ部長 伊藤文章氏 |
| 14:45-15:00 |
〜休 憩〜 |
| 15:00-15:35 |
ケイレックスが提案するベンチャー企業支援のための
半導体設計・開発サポート環境」
ケイレックス・テクノロジー（株） 代表取締役社長 小篠隆宏氏 |
| 15:35-16:10 |
「夢を実現させる、カスタムLSI開発ネットワーク」
A.LSIデザイン株式会社 代表取締役 山田明宏氏 |
| 16:10-16:45 |
「eASIC社の提供する、ベンチャー企業支援のためのＳｏＣ設計・開発環境
-eASIC SOC Silicon Platform-」
イーエイシック・ジャパン 代表取締役 三輪晴治氏 |
| 16:45-17:00 |
コーディネータによる纏め
(社)日本半導体ベンチャー協会理事、IP・設計委員会委員長 川手啓一氏 |
|
参加費： 無料
参加申込： お申込フォームのページへは、ここから直接アクセスできます。
〜申込受付後、確認メールが送付されます。
（※参加証URLにて表示される画面を印刷の上、当日ご持参下さい。
受付の際のご確認とさせていただきます。）
定 員 ３５名（定員に達し次第締め切らせていただきます。）
【問い合わせ先】
(社)日本半導体ベンチャー協会（JASVA）事務局
〒101-0025 東京都千代田区神田佐久間町2-7 第6東ビル3F
TEL 03-3851-1777 FAX 03-3851-1808
E-mail infojsv@jasva.org URL http://www.jasva.org
|
|
|
|
| 本ページtopへ |
| |
| 2008.8.5 神奈川県委託事業 |
「第1回半導体先端技術・市場動向セミナー」
「ベンチャー企業支援のためのSoC設計・開発環境整備」
川崎／かながわサイエンスパーク（ＫＳＰ） にて開催
|
神奈川県からの委託事業として、第1回半導体
先端技術・市場動向セミナーが、平成20年8月
5日13：30〜16：55川崎市高津区のかながわ
サイエンスパーク（KSP）において開催されまし
た。
（このセミナーはIP・設計委員会の第51回セミナー
も兼ねる形になります）。
当日4件の講演がありましたがその概略は
次の通りです。 |
第1回半導体先端技術・市場動向セミナー |
|
講演1：「設計ベンチャーへの期待と障害 障害打破に関係者のご協力を！」
講師： 新横浜ITクラスター交流会委員長代行 中村忠彦氏
半導体産業の特徴の一つは最先端技術の粋を集めた巨大産業ということであるが、我が国においてSoCで大きな
利益を得ている企業は少ない。 電子機器「商品」に大変化のうねりが起こっており、成功の可能性が増大している。 その主要因は半導体産業が担っている。冒険者による可能性の追求を支援すべく次の提案をする。
提案1. 種々の企業が互いに得意分野を分担しては如何？
大企業とベンチャーがコラボする新しい文化の創生と発展を！ ベンチャーは可能性の追求を、大企業は
商品完成度向上を分担する、特にSoC産業ではこの考え方が最重要。
提案2 .川上産業と川下産業の「共生文化」の構築を！
これはSoC産業にも有効だ。その実現に向けて技術者と経営者は役割（責任）分担を明確にすること。
分業＝協調＝共生、ベンチャー側も謙虚のこと、社会も冒険者を支援する仕組みと文化を！
大企業へのお願い： 事業戦略の一環として代理人のベンチャーにやらせてみる。 実現の可能性が見えたら
成果を知財として高価に購入する。大企業の真の役割は事業化実現によりアイデアから利益を創出する
ことにある。 ベンチャーにも十分な成果の報酬を、もっと大胆にWin-Winの模索を。
官へのお願い： ベンチャー支援の採択条件の緩和を
（ベンチャーに過大要求をしない、冒険に乗り出したいとの意欲を持つ人が増えることがベンチャー支援
成功の尺度とすべし）。
学へのお願い： ベンチャーに対し生みの親の思い入れを！ 冒険者が寄ってくるような環境の整備を！
大学を守るのではなくベンチャーを育てる視点で考えよ。 大学の権利を守るのではなく、与え育て太らせる
度量を持て。 学問と事業の「Mix&Match」を。
市民の方々にもお願い： 冒険者の方々には賞賛を！
転び掛けている奴には手を貸して下さい、 気が滅入っている奴にはエールを送って下さい。
成功の確率は僅か10％、冒険者は厳しい、彼の人生の90％は失敗の連続だ。
講演2 「システムLSI設計の現状と課題
講師（株）半導体理工学研究センター（STARC）執行役員 西口信行氏
本講演のキーフレーズは次の通りです。
・システムLSI時代（システムがシリコン上で実現される）
・システムLSI設計環境の拡大（システム設計技術とLSI設計技術）
・設計技術（メソドロジ）が鍵。
アーキテクチャの事前評価、ソフトの事前評価、検証の短TAT化、テスト手法、タイミング、Signal
Integrity、
消費電力、ばらつき、歩留まり、微細化レイアウト検証、実チップ・ソフト検証、
LSI設計課題の脅威（設計課題は増加の一途、 旧世代で問題になったことは現世代でも問題として存在する）、
LSI設計の設計抽象度の遷移（トランジスタレベル、ゲートレベル、RTL設計、C言語レベル設計）、
システムLSI設計のおおまかな流れ（C言語によるシステムLSI記述、RTL言語によるシステムLSI記述、
レイアウトパターン記述）、ライブラリ（セルベース設計）、
最新のLSI設計の課題：
システムLSI設計の技術要件（設計効率、ばらつき考慮、DFM考慮、低消費電力）、電力削減モデル（ダイナ
ミックパワー、スタティックパワー、世代に関係なく電力は同程度になるまで削減要）、ばらつき量の増大、
DFMのインパクト、歩留まり悪化率の削減モデル、設計コストの削減モデル、
生産性向上への取り組み：
RTLプロトタイピングレファレンスフロー、
低消費電力対応への取り組み：
システムLSIの電力、低消費電力設計技術分類、想定する低消費電力設計の一例
製造考慮への取組み：
製造性考慮とばらつき考慮設計（製造ばらつき、製造上の現象、設計上の課題、設計上工夫）、リソグラフィ
による影響の例
ばらつき対応への取り組み：
ばらつき考慮の検証、タイミング設計の検証コーナーの例、サインオフチェック
アナログ設計対応への取り組み：
アナログ技術予測（アナログ回路における微細化技術整備が必須となる）、アナログ設計検証の課題
（設計要求仕様/性能の高度化、設計困難度の増大自動化が進んでいない、これは今後の課題である
まとめ：
設計が困難（設計コストの増大）、設計メソドロジが重要（設計メソドロジの開発コスト対設計コスト）、
設計環境への投資（EDAツール、CPUサーバ、ファイルサーバ）
講演3 「安上がりにアイデアをICにする方法とその課題」
講師（株）Trigence Semiconductor 取締役 岡村淳一氏
岡村さんは1986年に入社した東芝から1999年ザインエクトロニクスに移り、さらに2006年大学発ベンチャーである
Trigence Semiconductorの立上げに参画したという経歴の持ち主です。
この間、一貫して開発のリーダーとしてあるいは経営の中心メンバーとして活躍されています。
半導体ベンチャーは、先ずはアイデアが実現可能であることをデモすることから始める。
半導体ビジネスで一番大事なことはアプリであり、いいアプリを見つければ売上はついてくると思う。
新しいアイデアをICで具現化する、IC化が可能ならSOCへの搭載からビジネスが拡大する。 Trigence社の
アイデアとしては例えばフルデジタルスピーカがある。
半導体ベンチャーは、安く使えるものは何でも使うと言う発想をする。 具体的には、コンピューターは
PC+LINUXでなるべく安くHWをそろえ、使えるフリーソフトは最大限活用。
ロジック設計ではFPGAを活用。 ボードも既製品を活用しアイデアを具現化。 IC設計ではファンドリーのシャトル
を活用。 必要な部分のみIC化する。大学と共同でさらに廉価にする。
ファンドリーはウエハ価格よりサービスが大事だと思う。 工夫すれば安くICを作るファブはいろいろある。例えば
TSMCは大学と連携すればアカデミックディスカウントを利用できる。
設計環境整備に関しては、半導体大手は売上の1％を設計環境に使う現状を考えると、1億円の設計ツールを
用意する為には100億円の売上が必要だが、これはベンチャーには到底無理。 そこで共通設計環境整備に
ついて以下の提案をする
・大学とベンチャーのEDA環境の共通化
EDA環境整備を外部に委託、廉価に利用。 産学連携の加速、大学リソースの活用、社会人教育の活用
ユーザー側の力を結集（ツールの性能比較等）
・ファンドリーPDKも共通環境に統一
ファンドリー利用のノウハウ（ESD、デバイス特性、歩留等）、大学のIPは産学連携を経てビジネスへ。
ユーザー側の力を結集（PDKの評価、ユーザビリティ等）。
・コンピューター利用の共通化
コンピューターの管理は外部委託、廉価に利用。 ネットワークインフラが充実しているから×11端末
だけでも設計できる。
・VDECは成功している、産学連携を経てビジネス興隆への道づくりを！
講演4 「シリコンソーシアムが提供するMOSIS、TSMCでの試作支援サービス」
講師： シリコンソーシアム（株） カスタマーサポート マネジャー 松根裕司氏
シリコンソーシアム社は2001年に設立、翌年米国MOSIS社と独占代理店契約を結ぶ、2004年TSMCとサイバー
シャトルパートナー契約締結、 2007年（株）日立製作所MD(事）とパートナー契約締結。
半導体試作サービスを事業とする。
大学や研究機関の研究者、大手半導体企業の開発技術者、半導体・IT関連ベンチャー、通信機器、医療機器、
事務機器メーカーの開発技術者等が当サービスを積極的に活用している。
試作サービスでは、数個から数百個の試作をより安価に（シャトル）、より早く（特急ライン）、より簡単に（専門家
によるトータル的なサポート）実現する。すなわち、お客様が設計されたLSIをMOSISパートナーのFabで少量
製造するサービスや、TSMCのFabで少量製造するサービスを提供する。
その他支援サービスとしてはLSI開発ターンキーサービス（設計、ウエハ製造、アセンブリ・テスト、不良解析等）
、フェーズ別デザインサービス（レイアウト設計や各フェーズごとの様々な要望に応えるサービス）、IPライブラリ
サービス（当社に登録済みのIPを利用してもらうサービス）等の事業を行う。
当社がMOSISのエージェントとして全面的にサポートし、安価に試作可、チップサイズが自由、スケジュールが
決まっており定期的試作が可、 試作と同一プロセスで量産可能等のメリットがある。
また、バックエンド、IPライブラリ、パッケージ、 テスト等のサポートも提供する。
TSMCのサイバーシャトル試作・量産サービスでは90nmから0.35μｍまで、ロジック、Mixed
Signal、RF、SiGe
BiCMOS、HV等幅広いプロセスに対応する。
当社のパートナーは、設計ではHOYA、ディー・クルー・テクノロジーズ、デジアン・テクノロジーズ、ステディ
デザイン、 IPライブラリではARM、TSMC、シリコンソーシアム、アセンブリではサンエス（日本）、GREATTEK
（台湾）、テスト他では沖エンジニアリング、ISTI（台湾）等である。
当社は半導体試作に於ける全てのステージで、お客様をサポートできる。
|
|
|
| 本ページtopへ |
| |
| 2008.2.13 |
「ＩＰ・設計セミナー」
「半導体新材料、ＳｏＣ設計技術の分野における起業事例」
〜経験者が語る起業の成功事例と成功の秘訣〜
川崎／かながわサイエンスパーク（ＫＳＰ） にて開催
|
IP・設計委員会セミナーが平成20年2月13日（水）、神奈川県主催で川崎市の「かながわサイエンスパーク（KSP）」
を会場として行われました。「経験者が語る、起業の成功事例と秘訣」をテーマに豊富な起業経験を、お持ちの
お二人を講師としてお招きしました。講演の概要は次の通りです。
□主催： 神奈川県
□企画・運営： （社）日本半導体ベンチャー協会（JASVA）IP・設計委員会
|
IP・設計セミナーの様子 |
|
1．「サイエンス型ベンチャー企業の経験と成功の戦略」
講師：山口栄一氏 同志社大学教授
|
山口先生はNTT基礎研究所の主幹研究員としてフランス
IMRA EUROPEで常温核融合の研究を5年間行ったのち、
1998年（株）アークゾーンを起業、ここで会社作りの実験をし、
2001年、元ソニーの河合弘治氏を代表取締役として2番目の
会社（株）パウデックを起業、窒化ガリウム（GaN）の産業創造
を目指しました。
さらに2005年3番目の会社ALGAN（株）を教え子の人羅俊実氏
を代表取締役として起業、GaNデバイス（紫外線センサー等）
を創り、人々の生活の質向上を目指すとのことです。
|
同志社大学教授 山口栄一氏
|
「イノベーションの構造として持続的イノベーションと破壊的イノベーションがあり、それぞれにパラダイム持続的
とパラダイム破壊的とがある。 半導体のどこにパラダイム破壊の余地が有るか考え、化合物半導体に着目した。
その中で、窒化物半導体に注目、そのどこにパラダイム破壊の余地があるかを研究、紫外線市場、無線通信
市場に広大な空き地を発見した。
GaNは高温動作、高効率ハイパワー、超高速、無害且つ化学的に安定などの特長がある。GaNの未来に対して、
白色LED照明によるパラダイム破壊が顕著になる、紫外LEDによる面発光装置を開発し、LEDによるフラットディス
プレーの市場投入を目指す事、さらに、InGaN緑レーザダイオード（LD）、InGaN赤外LD、AlGaN紫外LD等の開発
により光通信システムの改革を行い、砒素フリー社会を実現する事などのシナリオが描ける。
□起業を通じて取り敢えず見つけた5つの法則の要点は次の通りである。
1）性能持続型でパラダイム持続型の事業は大企業に勝てない（性能破壊的かパラダイム破壊的事業を創造せよ）
2）5年後のマーケティングを深く思考せよ（志は高く）
3）同時に今顧客が必要とする技術も持つこと（5年間は生き延びるしたたかさ）
4）起業には三途の川を飛び越える勇気がいる（命をかける）
5）創業資本は商業的投資家に決して頼らない 」
２．「ベンチャー企業の経験と成功の戦略」
講師：吉田健人氏 （株）システム・ファブリケーション・テクノロジーズ代表取締役
|
吉田健人氏は平成2年NECを退職後、エクセレントデザイン（株）
を起業、ASIC技術部長に就任するも、平成10年同社はケイデンス
に買収されます。
同年シリコンバレーに Altius Solutions,Incを設立、エクゼクティ
ブバイスプレジデントに就任するも、平成12年同社はシンプレック
ス社に買収され、さらに平成15年4月シンプレックス社がケイデン
スに買収されます。
同年10月（株）システムファブリケーション・テクノロジーズを
設立、代表取締役に就任し今日に至っています。
|
（株）システム・ファブリケーション・
テクノロジーズ代表取締役 吉田健人氏 |
日米での起業の経験から次のように考えるようになった。
●日本発新事業の立ち上げ、市場の変化を起こしたい
●ベンチャーの増殖を目指したい
そのためには優秀な人材の流動化、成功をテコとしたリスクマネーの拡充が必要である。
そしてエンジニアが独り立ちすることが一番大事、会社にしがみついたエンジニアは何の価値も無い。
●米国と日本のベンチャー起業の違いを確認したい。（飯塚会長から「吉田君シリコンバレーで起業するのは
簡単だよ、日本で成功しなくちゃ」と言われたとの事）
●エンジニアの地位向上を目指すエンジニアを生産コストとして見るのではなく、価値創造に対する正当な対価を
与えるべきである、そして能力に応じた待遇を与え、リスクを冒せる経済的余裕を持たせるべきである
●成功の輪廻により強い日本を実現しよう
シリコンバレーでは、ベンチャー企業がある程度の規模になると複数の企業に分裂したり、大企業がベンチャー
企業を買収して新しい技術を取り入れたりして、業界全体が常に活性化されている。
成功体験がさらに新しい成功を呼び、起業家、投資家、従業員、社会の人々の間で良い循環ができている。
●技術開発はリスクを伴うので優秀なVC（リスクマネー）が必要である。そして、失敗しても創業者は傷つかない
仕組み、エンジニアの価値を評価出来る構造等が必要である。
●お金の出口には大きくIPOとM&Aがあるが、必ずしもIPOが全てとは思わない、M&Aで大手に買って貰うのが良い
場合もある。
●企業評価に対する評価基準の明確化、目利きの育成が必要である
●ベンチャー企業はこれからの中央研究所にしたらいいと思う
●国には税制、縦割り行政の見直しを望む
|
|
|
| 本ページtopへ |
| |
| 2007.12.6 |
「JASVA IP・設計委員会と高周波アナログ委員会合同セミナー」
「高周波・高速ＳｉＰ技術の動向と将来展望」
横浜ラポール(新横浜） にて開催
|
IP・設計委員会と高周波アナログ委員会の2回目の合同企画によるセミナーが、神奈川県の主催で
平成19年12月6日（木）13時30分〜17時、新横浜の「横浜ラポール」にて行われました。
今回は、「高周波・高速SiP技術の動向と将来展望」というテーマのもと次の講演が行われました。
|
| ■テーマ■ 「高周波・高速ＳｉＰ技術の動向と将来展望」 |
| 13：30〜13：35 |
・開会挨拶 |
| 13：35〜14：15 |
・講演１ ： 「RFID市場動向と技術戦略」
後上 昌夫氏（大日本印刷（株）電子モジュール開発センター RFID開発部 部長） |
| 14：15〜14：55 |
・講演２ ： 「無線センサネットワークの市場技術動向」
佐藤 光氏（アーズ（株）代表取締役） |
| 14：55〜15：10 |
休 憩 |
| 15：10〜15：50 |
・講演３ ： 「新アーキテクチャＳｉＳ（System in Silicon）技術」
間淵 義宏氏（（株）システム・ファブリケーション・テクノロジーズ 取締役・技術開発本部長）
|
| 15：50〜16：30 |
・講演４ ： 「３次元集積を実現するチップ間無線接続技術」
黒田 忠広氏（慶応義塾大学 理工学部電子工学科 教授） |
| 16：30〜16：35 |
・閉会挨拶 |
| 16：45〜17：45 |
交流会 横浜ラポール内 「キュービック」 にて |
|
|
講演１．「RFID市場動向と技術戦略」
後上昌夫氏 大日本印刷（株）電子モジュール開発センターRFID開発部長
「RFIDとは何か、その市場動向と課題（物流用RFID市場ニーズ階層など）、技術動向と課題（RFIDにおける
アンテナの機能、高周波に配慮した実装技術など）、大日本印刷（株）における戦略（超小型ICタグ）等について
解説」
講演２．「無線センサーネットワークの市場・技術動向」
佐藤光氏 アーズ（株）代表取締役 |
「センサーネットワークの歴史、IEEE802.１５.X（Bluetooth、UWB、ZigBee）、WiFi等の動向、センシングの現状、
無線センサーネットワーク開発の現場での問題点（電波法の問題、すぐには金にならない等）、センサーネット
ワークの未来等について解説。
アーズ（株）におけるセンサーネットワーク（One-tenth：MEMS技術による3軸加速度センサ、高性能１BitCPU、
NOR型128Mフラッシュメモリ等を搭載しSiP化により超小型を実現）などを紹介」
講演３．「新アーキテクチャーSiSの紹介」
間淵義宏（株）システム・ファブリケーション・テクノロジーズ取締役・技術開発本部長
「SiS技術開発の背景としてBusのボトルネック化、SRAM個数増等があると説明。SiS技術は、異なるテクノロジー
のチップをマイクロバンプで接続するもので、SoCの設計手法＋マルチチップの技術である。
テストチップとマイクロバンプ、SISRAM、テスト技術、システム・イン・シリコンの構造と特徴）、応用例
（システム・イン・シリコンの設計、製造、貫通電極SiIP両面実装）独自のSISRAMと新アーキテクチャーSiSにより
大容量、高速転送をワンパッケージで実現、独自のインターフェイスによりプロトコルの単純化、パワーの最小化
を実現。」
講演４．「3次元集積を実現するチップ間無線接続技術」
黒田忠広氏 慶應義塾大学理工学部電子工学科教授
「Mooreの法則の限界の議論が2003年頃から始まり、More Moore（微細化の追求，SoC）、More
than Moore
（3次元集積を追及，SiPなど）の動きが活発化し、SoCからSiPへの流れが加速。従来のチップ間通信はパワーと
スピードの面で限界にきており、従来のワイヤボンディングによるチップ周辺部のみの利用から面の利用へ、
さらに3次元集積化のためワイヤレス化（Capacitive-CouplingとInductive-Coupling）へと進んでいる。
CapacitiveとInductiveの両方式を比べるとチップバルクによるロス、パッケージのフレキシビリティ、拡張性等
多くの点でInductiveが有利であると説明。
ついで、慶應大学から学会発表したデータレート最高、消費電力最小、インダクティブ部最小のチップに
ついて解説。
最後にチップ間無線通信技術はSi貫通ビアと同等の性能をより低コストで実現可能、磁界一定のスケーリング
で性能／コストを指数関数的に改善可（More than Moore）、通信距離をｍｍに伸ばせるので用途拡大が
期待されると締めくくった。
|
|
|
|
| |
| 本ページtopへ |
| |
 |
